Version PDF

Programme(s) : 7483,7694,7883

Profils(s) : Tous profils

Afficher les préalables et les unités d'agrément

Afficher les qualités de l'ingénieur

École de technologie supérieure

Responsable(s) de cours :

Claude Thibeault

PLAN DE COURS

Hiver 2024
ELE739 : Circuits intégrés programmables (FPGA) (3 crédits)

Préalables

Unités d'agrément
Total d'unités d'agrément : 58,8

Qualités de l'ingénieur

Q10

Q11

Q12

Qualité visée dans ce cours

Qualité visée dans un autre cours

Indicateur enseigné

Indicateur évalué

Indicateur enseigné et évalué

Descriptif du cours

Acquérir les notions avancées permettant de concevoir et de réaliser des systèmes numériques complexes en utilisant la technologie des circuits intégrés programmables (FPGA, CPLD) de grande complexité.

Analyse comparative des différentes technologies numériques : présentation des technologies de circuits intégrés VLSI programmables et de leur évolution, étude de la méthodologie, des outils et des techniques de conception et de réalisation. Séances de laboratoire faisant appel aux circuits intégrés programmables.

Objectifs du cours

Situer l'étudiant(e) par rapport aux diverses technologies disponibles sur le marché pour réaliser des circuits de logique numérique, leurs caractéristiques spécifiques et leurs champs d'application :

composantes discrètes (SSI/MSI);
composantes programmables;
composantes semi-dédiées et dédiées.

Faire le survol des principaux circuits intégrés programmables :

PROM, PAL, PLA;
PLD simple, PLD complexe;
FPGA à mémoire statique;
FPGA à antifusibles.

Familiariser l'étudiant(e) aux outils de conception afférents à cette technologie qui sont utilisés pour :

la saisie du design;
la simulation fonctionnelle;
leur réalisation (placement et interconnexion des cellules);
l’analyse statique des délais du circuit final;
le test de fonctionnalité de la puce en opération.

Familiariser l'étudiant(e) à une méthodologie de design utilisée pour la réalisation de circuits logiques complexes et d'envergure du type des circuits prédiffusés (gate arrays) programmables.

Stratégies pédagogiques

Dix (10) cours magistraux et 3 séances de révision de conception avec chacune des équipes pour chacune des 3 phases du projet.

Quatre heures de travail personnel et deux heures de laboratoire par semaine au cours desquelles l'étudiant(e) aura à :

Se familiariser avec les outils de conception (capture du design, simulation fonctionnelle, réalisation, analyse statique des délais et test de circuits logiques FPGA).
Réaliser un projet de conception VLSI d'envergure. Ce projet implique le développement d'un système numérique sur une carte mezzanine. Cette carte comprend entre autres un circuit programmable Xilinx.

Utilisation d’appareils électroniques

Utilisation d'un analyseur logique externe et d'un oscilloscope durant le projet si la situation le permet. Sinon, utilisation d'un analyseur logique interne.

Horaire

Groupe	Jour	Heure	Activité
01	Mardi	10:30 - 12:30	Laboratoire
	Vendredi	08:30 - 12:00	Activité de cours

Coordonnées de l’enseignant

Groupe	Nom	Activité	Courriel	Local	Disponibilité
01	Claude Thibeault	Activité de cours	Claude.Thibeault@etsmtl.ca	A-2636
01	Laurent Tremblay	Laboratoire	laurent.tremblay.1@ens.etsmtl.ca

Cours

Date	Contenus traités dans le cours	Heures
	Introduction Revue et comparaison technique et économique des différentes technologies employées pour réaliser des circuits logiques : composantes discrètes, programmables, semi-dédiées et dédiées. Emphase sur le créneau occupé par la logique programmable. Révision des concepts utiles à la conception numérique. Introduction au processus global de conception VHDL.	6 heures
	Évolution des composantes programmables Revue des différentes composantes programmables à complexité faible et moyenne : PROM, PAL, PLA, PLD simples et complexes. Notions de matrice ET/OU pour la réalisation de fonction logique.	2 heures
	Circuits programmables FPGA à mémoire statique Revue des principaux circuits FPGA utilisant la mémoire statique pour la programmation : Xilinx et Altera. Emphase sur l'architecture et les ressources de routage.	2 heures
	Circuits programmables FPGA à antifusibles et à mémoire « flash » Revue des principaux circuits FPGA utilisant les antifusibles et la mémoire « flash » pour la programmation (Actel). Comparaison en termes de complexité et de vitesse des différents types de FPGA.	2 heures
	Processus global de conception Présentation des différentes étapes de conception : capture de schémas, vérification, réalisation (placement et interconnexion) et test.	15 heures
	Notions avancées de conception Compromis surface-vitesse, partitionnement, utilisation des librairies, algorithmes de placement et routage.	11 heures
	Configuration et chargement des composantes programmables Mise sous tension, possibilités de configuration et chargement pour les produits Xilinx.	1 heure
	Total	39

NOTE : Tous les cours sont d'une durée de 3 heures 30 minutes par semaine. Certaines notions sont couvertes durant les séances de révison de conception.

Laboratoires et travaux pratiques

Projet pratique

Projet qui consiste à concevoir, implanter et tester un système numérique sur une carte mezzanine; il s'agit de programmer un circuit de type FPGA afin de réaliser un système numérique complet et de le vérifier. Le projet se fait en équipe de trois. (24 heures)

Utilisation d'outils d'ingénierie

Utilisation de l'environnement de conception logicielle Vivado de la compagnie Xilinx.

Évaluation

Activité	Description	%	Date de remise
	Projet pratique, phase 1	10 %	à déterminer
	Projet pratique, phase 2	20 %	à déterminer
	Projet pratique, phase 3	30 %	à déterminer
	Examen final	40 %

L’évaluation du projet se fait via le test du système en laboratoire (si la situation le permet, sinon à distance) réalisé ainsi que par des séances de révision de conception.

Date de l'examen final
Votre examen final aura lieu pendant la période des examens finaux, veuillez consulter l'horaire à l'adresse suivante : http://etsmtl.ca/Etudiants-actuels/Baccalaureat/Examens-finaux

Politique de retard des travaux
Tout travail (devoir pratique, rapport de laboratoire, rapport de projet, etc.) remis en retard sans motif valable, c’est-à-dire autre que ceux mentionnés dans le Règlement des études (1er cycle, article 7.2.7 b / cycles supérieurs, article 6.5.4 b) se verra attribuer la note zéro, à moins que d’autres dispositions ne soient communiquées par écrit par l’enseignant dans les consignes de chaque travail à remettre ou dans le plan de cours pour l’ensemble des travaux.

Dispositions additionnelles

20 % de la note du travail évalué est perdu par jour de retard.

Absence à un examen
Dans les cinq (5) jours ouvrables suivants, la tenue de son examen, l’étudiant devra justifier son absence d’un examen durant le trimestre auprès de la coordonnatrice – Affaires départementales qui en référera au directeur du département ou du SEG. Pour un examen final, l’étudiant devra justifier son absence auprès du Bureau du registraire. Dans tous les cas, l’étudiant doit effectuer sa demande en complétant le formulaire prévu à cet effet qui se trouve dans son portail Mon ÉTS/Formulaires. Toute absence non justifiée par un motif majeur (maladie certifiée par un billet de médecin, décès d’un parent immédiat, Activité compétitive d’un étudiant appartenant à un club scientifique ou un club sportif d’élite de l’ÉTS ou au programme « Alliance sport étude » ou autre) à un examen entraînera l’attribution de la note zéro (0).

Infractions de nature académique
À l’ÉTS, le respect de la propriété intellectuelle est une valeur essentielle et les étudiants sont invités à consulter la page "Citer, pas plagier !" (https://www.etsmtl.ca/Etudes/citer-pas-plagier). Les clauses du règlement sur les infractions de nature académique de l’ÉTS (« Règlement ») s’appliquent dans ce cours ainsi que dans tous les cours du département. Les étudiants doivent consulter le règlement sur les infractions de nature académique (https://www.etsmtl.ca/docs/ETS/Gouvernance/Secretariat-general/Cadre-reglementaire/Documents/Infractions-nature-academique) pour identifier les actes qui constituent des infractions de nature académique au sens du Règlement ainsi que prendre connaissance des sanctions prévues à cet effet.

Systèmes d’intelligence artificielle générative (SIAG)
L’utilisation des systèmes d’intelligence artificielle générative (SIAG) dans les activités d’évaluation constitue une infraction de nature académique au sens du Règlement sur les infractions de nature académique, sauf si elle est explicitement autorisée par l’enseignant(e) du cours.

Documentation obligatoire

Aucune.

Ouvrages de références

Complémentaires

www.xilinx.com; www.intel.com; www.microsemicom et www.atmel.com
KILTS, S., Advanced FPGA Design, Wiley Inter-Science, 2007.
WOLK, W., FPGA-Based System, Prentice Hall, 2004.
MAXFIELD, C., The Design Warrior’s Guide to FPGAs, Newnes, 2004.
CHAN, P.K. et MOURAD, S., Digital System Design Using Field Programmable Gate Arrays, Prentice Hall, 1994.
Xilinx Student Edition Version
SKAHILL, K., VHDL for Programmable Logic, Addison-Wesley, 1996.

Adresse internet du site de cours et autres liens utiles

https://ena.etsmtl.ca/

https://enaquiz.etsmtl.ca/