Logo ÉTS
Session
Cours
Responsable(s) Vincent Duchaine

Se connecter
 

Sauvegarde réussie
Echec de sauvegarde
Avertissement
École de technologie supérieure

Responsable(s) de cours : Vincent Duchaine


PLAN DE COURS

Été 2023
GPA667 : Conception et simulation de circuits électroniques (3 crédits)





Préalables
Programme(s) : 7485,7885
             
  Profils(s) : Tous les profils sauf Électricité  
             
    GPA325    
             
Unités d'agrément
Total d'unités d'agrément : 64,8 33,3 % 66,7 %




Qualités de l'ingénieur

Qn
Qualité visée dans ce cours  
Qn
  Qualité visée dans un autre cours  
  Indicateur enseigné
  Indicateur évalué
  Indicateur enseigné et évalué



Descriptif du cours

Étudier les différentes étapes du processus de design en électronique. Comprendre les avantages et les inconvénients inhérents à un système de CAO.

Processus de design : capture du schéma, simulation, corrections éventuelles, mise en boîte du circuit, placement des composantes, tracé du circuit imprimé, vérification des masques, corrections des masques et du schéma. Création de symboles et de pièces. Corrections du schéma rapportées sur le circuit imprimé et corrections du circuit imprimé rapportées sur le schéma.

Séances de laboratoire et travaux pratiques axés sur l’utilisation des ordinateurs pour la simulation et la conception de circuits électroniques.

Précision sur le préalable : il concerne les étudiants et étudiantes des profils I, M et P.




Objectifs du cours
  • Identifier les limitations de circuits en relation avec celles des dispositifs qui les composent en simulant des circuits électroniques qui contiennent les dispositifs standards – diodes, transistors bipolaires et à effet de champ, amplificateurs opérationnels, etc. – dans des conditions réelles. Fournir les critères pour le choix adéquat de technologies, où les circuits électroniques analogiques et numériques sont considérés comme blocs fonctionnels pour la réalisation de systèmes plus complexes. Réalisations de circuits plus complexes: oscillateurs, régulateurs, filtres actifs, etc.

 

  • Méthodologie de conception au niveau système et au niveau détaillé en fonction de l’environnement, des spécifications de fiabilité, de vitesse et de précision. Choix technologiques: réalisation analogique ou numérique, composants intégrés ou discrets, dispositifs programmables, montage classique ou en surface. Outils de conception: saisie du schéma, simulation, programmation. Dossier de fabrication: tracé, circuit imprimé, assemblage, vérification et suivi.

 

  • Comprendre le processus de conception : saisie du schéma, simulation, corrections éventuelles, emballage du circuit, placement des composantes, tracé du circuit imprimé, vérification des masques, corrections des masques et du schéma. Création de symboles et de pièces. Corrections du schéma rapportées sur le circuit imprimé et corrections du circuit imprimé rapportées sur le schéma. Comparaison entre différents systèmes de CAO en électronique.

 




Stratégies pédagogiques

Cours magistral (39 heures, 3h/semaine): De nombreuses applications seront étudiées en classe pour permettre aux étudiants de bien assimiler la théorie et les techniques présentées au cours. Les notes de cours résument les éléments importants des chapitres du manuel de cours. 
 
Laboratoires/travaux dirigés (36 heures): Applications de la théorie étudiée au moyen de simulations de circuits électroniques avec le logiciel de CAO/FAO intitulé Protel Design Explorer DXP (Altium Inc.). Il y a deux (2) laboratoires permettant de se familiariser avec les outils logiciels et de vérifier la théorie enseignée en classe. Deux (2) projets permettant dans chaque cas à l’étudiant de concevoir un système original pour solutionner un problème pratique et de vérifier la validité de son concept. Deux devoirs serviront à vérifier la compréhension des techniques de conception 
enseignées en classe ou simulées en laboratoire.




Utilisation d’appareils électroniques

Pour les quiz et les devoirs, l'étudiant peut utiliser les appareils électroniques de son choix. Cependant uniquement la calculatrice sera permise lors de l’examen intra et l’examen final.




Horaire
Groupe Jour Heure Activité
01 Lundi 08:30 - 12:00 Activité de cours
Jeudi 08:30 - 11:30 Laboratoire



Coordonnées de l’enseignant
Groupe Nom Activité Courriel Local Disponibilité
01 Ahmed Joubair Activité de cours cc-Ahmed.Joubair@etsmtl.ca A-3736
01 Laurent Tremblay Laboratoire laurent.tremblay.1@ens.etsmtl.ca



Cours

Planification des séances de cours

Cours 1

Lundi 8 mai

CIRCUITS LINÉAIRES ET NUMÉRIQUES (partie 1)

Cours 2

Lundi 15 mai

CIRCUITS LINÉAIRES ET NUMÉRIQUES 2 (partie 2)

Cours 3

Mercredi 24 mai

ALIMENTATIONS C.C. LINÉAIRES

Cours 4

Lundi 29 mai

ALIMENTATIONS C.C. À COMMUTATION

Cours 5

Lundi 5 juin

CAO/FAO EN ÉLECTRONIQUE

Cours 6

Lundi 12 juin

AMPLIFICATEURS OPÉRATIONNELS

Cours 7

Lundi 19 juin

Examen intra

Cours 8

Lundi 26 juin

Présentation Projet 1

Cours 9

Lundi 3 juillet

OSCILLATEURS

Cours 10

Lundi 10 juillet

FILTRES ACTIFS (partie 1)

Cours 11

Lundi 17 juillet

FILTRES ACTIFS (partie 2)

Cours 12

Lundi 24 juillet

AMPLIFICATEURS MULTI-ÉTAGES

Cours 13

Lundi 31 juillet

Présentation Projet 2

N.B. Toutes les treize périodes de cours commenceront à 8h30 (incluant l’examen intra).




Laboratoires et travaux pratiques
Planification des séances de laboratoire

Jeudi 11 mai

Séance 1:  Laboratoire 1 (Multivibrateur à transistors)

Jeudi 18 mai

Séance 2:  Laboratoire 1 (Multivibrateur à transistors)

Jeudi 25 mai

Séance 3:  Laboratoire 2  (Horloge 555)

Jeudi 1er juin

Séance 4: Laboratoire 2 (Horloge 555)

Jeudi 8 juin

Séance 5 : Laboratoire 2 (Horloge 555)

Jeudi 15 juin

Séance 6: Projet 1 (Lampe de poche)

Jeudi 22 juin

Séance 7: Projet 1 (Lampe de poche)

Jeudi 6 juillet

Séance 8: Projet 1 (Lampe de poche)

Jeudi 13 juillet

Séance 9: Projet 2 (Accordeur 440 Hz)

Jeudi 20 juillet

Séance 10: Projet 2 (Accordeur 440 Hz)

Jeudi 27 juillet

Séance 11: Projet 2 (Accordeur 440 Hz)

Jeudi 3 août

Séance 12: Projet 2 (Accordeur 440 Hz)




Utilisation d'outils d'ingénierie
  • Logiciel de CAO/FAO Altium Designer 9.4 (Altium Inc.)



Évaluation

 

ÉVALUATIONS
Activité Description % Date  de remise
Laboratoires Laboratoire 1 : Multivibrateur à transistors 5 À déterminer
Laboratoire 2 : Horloge 555 5 À déterminer
Projets 1. Lampe de poche 15 À déterminer
2. Accordeur 440 Hz 15 À déterminer
Examens INTRA 30 19 juin
FINAL 30 à déterminer

** Les examens (INTRA et FINAL) ne nécessitent pas une salle de lab.

** Documentation permise pour intra et final : Toute documentation permise. Calculatrice TI permise. Durée 3h.




Dates des examens intra
Groupe(s) Date
1 19 juin 2023



Date de l'examen final
Votre examen final aura lieu pendant la période des examens finaux, veuillez consulter l'horaire à l'adresse suivante : http://etsmtl.ca/Etudiants-actuels/Baccalaureat/Examens-finaux


Politique de retard des travaux
Tout travail (devoir pratique, rapport de laboratoire, rapport de projet, etc.) remis en retard sans motif valable, c’est-à-dire autre que ceux mentionnés dans le Règlement des études (1er cycle, article 7.2.7 b / cycles supérieurs, article 6.5.4 b) se verra attribuer la note zéro, à moins que d’autres dispositions ne soient communiquées par écrit par l’enseignant dans les consignes de chaque travail à remettre ou dans le plan de cours pour l’ensemble des travaux.

Dispositions additionnelles

Pour les devoirs et les rapports de laboratoire, une pénalité de 5 % par jour de retard est applicable.




Absence à un examen
Dans les cinq (5) jours ouvrables suivants, la tenue de son examen, l’étudiant devra justifier son absence d’un examen durant le trimestre auprès de la coordonnatrice – Affaires départementales qui en référera au directeur du département ou du SEG. Pour un examen final, l’étudiant devra justifier son absence auprès du Bureau du registraire. Dans tous les cas, l’étudiant doit effectuer sa demande en complétant le formulaire prévu à cet effet qui se trouve dans son portail Mon ÉTS/Formulaires. Toute absence non justifiée par un motif majeur (maladie certifiée par un billet de médecin, décès d’un parent immédiat, Activité compétitive d’un étudiant appartenant à un club scientifique ou un club sportif d’élite de l’ÉTS ou au programme « Alliance sport étude » ou autre) à un examen entraînera l’attribution de la note zéro (0).



Infractions de nature académique
Les clauses du « Règlement sur les infractions de nature académique de l’ÉTS » s’appliquent dans ce cours ainsi que dans tous les cours du département. Les étudiants doivent consulter le Règlement sur les infractions de nature académique (https://www.etsmtl.ca/docs/ETS/Gouvernance/Secretariat-general/Cadre-reglementaire/Documents/Infractions-nature-academique ) pour identifier les actes considérés comme étant des infractions de nature académique ainsi que prendre connaissance des sanctions prévues à cet effet.  À l’ÉTS, le respect de la propriété intellectuelle est une valeur essentielle et les étudiants sont invités à consulter la page Citer, pas plagier ! (https://www.etsmtl.ca/Etudiants-actuels/Baccalaureat/Citer-pas-plagier).



Documentation obligatoire

Manuel : Non obligatoire mais fortement utilisé (50%)

Auteurs : BOYLESTAD, R.L. et L. NASHELSKY

Titre : Electronic Devices and Circuit Theory 10e  ou 11e éd.

Éditeur : Prentice­Hall  Année : 2013

Localisation : Electronic Devices and Circuit Theory 11 e éd.  TK 7867 B69.2013 (11e éd.)  TK 7867

B69.2006 (9e éd.)

 

Notes de cours :

 

Un site Web est accessible à l’adresse : https://cours.etsmtl.ca/gpa667/

 




Ouvrages de références

Voici une liste des ouvrages consultés pour la partie simulation du cours GPA667 :

 

  • Altium Wiki – Altium Documentation http://wiki.altium.com/display/ADOH/Home, Altium Ltd.

  • BOUGEANT, M. et T. ROYANT (1998). Analyse et conception de circuits électroniques avec PSpice/DesignLab, Paris, Eyrolles, Bibliothèque :     Unité 13 TK7867B68, D01 et D02.

  • PRICE, T.E. (1997). Analog Electronics, an Integrated Pspice Approach, Prentice Hall Europe, ISBN 0­13­242843­1.

  • GOODY, R.W. (2001). OrCAD Pspice for Windows, vol. II: Devices, Circuits and Operational Amplifier, Prentice­Hall Inc., Upper Saddle River (NJ), 2e 3e  éd., ISBN 0­13­015797­X, Bibliothèque : Monographies, TK454G664 2001 V01.

  • KEOWN, J. (2001). OrCAD Pspice and Circuit Analysis, Prentice­Hall, Upper Saddle River (NJ), 4e éd., ISBN 0­13­015795­3, Bibliothèque : Monographies ,TK454 K46 2001 D01, D02




Adresse internet du site de cours et autres liens utiles

Un site Web est accessible à l’adresse : https://cours.etsmtl.ca/gpa667/




Autres informations

Ne s'applique pas.