Au terme de ce cours, l’étudiant ou l'étudiante sera en mesure de réaliser des systèmes numériques modernes.

Méthodes systématiques d'analyse et de conception de circuits combinatoires et séquentiels. Conception et réalisation à partir de circuits intégrés. Étude des technologies et des spécifications des circuits en regard des contraintes de conception. Adéquation des méthodes de conception aux circuits intégrés programmables de grande complexité (FPGA) : description avec un langage de haut niveau, contraintes, simulation, synthèse, vérification.

Séances de laboratoire et travaux pratiques, utilisation des outils informatiques de conception de systèmes numériques à base de circuits intégrés programmables (FPGA).

 À la fin de ce cours, l'étudiant(e) pourra :

• Interpréter correctement le cahier des charges d'une nouvelle conception.
• Appliquer les méthodes de conception de circuits.
• Utiliser les outils modernes de conception de circuits numériques, de logique combinatoire et de logique séquentielle synchrone.
• Réaliser un sous-système opérationnel à partir de diagrammes en blocs.
• Réaliser des circuits avec la technologie FPGA.
• Utiliser des outils CAO

• Un (1) cours magistral par semaine. De nombreux exemples seront donnés en classe pour permettre aux étudiant(e)s de bien assimiler la théorie et les techniques présentées en cours.
• Quatre (4) heures de travaux de laboratoire aux deux (2) semaines permettront à l'étudiant(e) d'appliquer la méthodologie de conception présentée en classe et d'utiliser les connaissances acquises ainsi que les outils disponibles.
• Deux (2) heures de travaux pratiques aux deux (2) semaines, en alternance avec les laboratoires, pour solutionner des problèmes issus du livre de référence.
• La lecture du manuel est essentielle pour compléter et pour assimiler la matière de ce cours.

Au premier laboratoire (4 heures), il y aura formation sur l’utilisation du logiciel Quartus II d’Altera.

Note : La qualité du français écrit (grammaire, orthographe et ponctuation) compte pour 10 % de chaque évaluation du cours. Une note minimale de 50% pour l'ensemble des évaluations individuelles est requise pour réussir ce cours.

À moins d’avis contraire, toute remise en retard d’un travail sera pénalisée de 10% par jour, jusqu’à concurrence de 5 jours. Au-delà de 5 jours, tout travail sera refusé.

WAKERLY, John F., Digital Design, Principles and Practices, 4^th Ed., Prentice Hall, 2006.

FLOYD, Thomas L., Digital Fundamentals, 9^nd Ed., Éditions R. Goulet, 2006.

KATZ, Randy H., BORRIELLO, Gaetano, Contemporary Logic Design, 2^nd Ed, Prentice Hall, 2005.

KATZ, Randy H., Contemporary Logic Design, Prentice Hall, 1994.

http://ena.etsmtl.ca/