PLAN DE COURS
Automne 2026
SYS835 : Processeur numérique du signal et de ses appli. (3 crédits)
Préalables
Aucun préalable requis.
Description du cours
Étudier les différentes architectures séquentielles (CISC, RISC, DSP, VLIW) et parallèles (SIMD, MISD et MIMD). Acquérir les connaissances nécessaires à la sélection de l’architecture et à l’exploitation des processeurs numériques de signal, ainsi que les méthodes essentielles à la conception d’algorithmes parallèles et de logiciels temps réel, conformes aux besoins.
Définition, description sommaire et caractéristiques des ordinateurs séquentiels CISC, RISC, DSP et VLIW. Arithmétique à virgule fixe et à virgule flottante. Accélérateurs et émergence du parallélisme. Architectures des principales familles de DSP : Motorola, Texas Instruments et Analog Devices. Présentation de l’environnement de développement, du matériel et des progiciels disponibles. Architectures parallèles et classifications de Flynn, Kuck, Duncan et Treleaven. Application des méthodes de développement du génie logiciel à la conception d’algorithmes numériques. Modifications imposées par les DSP, les architectures parallèles et le temps réel (synchronisation, événements asynchrones, opérations multiples). Identification des niveaux de parallélisme inhérents aux applications. Mesures de performance. Applications des connaissances acquises sur les architectures parallèles disponibles. Études de cas dans les domaines suivants : commande numérique, télécommunications, traitement d’image, fonctions numériques, réseaux électriques, calcul vectoriel et matriciel, solution d’équations différentielles, etc.
Stratégies pédagogiques
Les objectifs seront atteints par un enseignement hebdomadaire sous la forme d'un cours magistral de trois heures, des trois laboratoires, d’un devoir et d’un projet. L'étudiant(e) aura à compléter ses travaux d'étude et de laboratoire par un travail personnel assidu.
Utilisation d’appareils électroniques
Utilisation des appareils électroniques suivants :
- Oscilloscope
- Générateur de signaux
- Ordinateur
- Cartes DSP (TMS320C6713 DSK , TMS320VC5510 DSK et TMDSEVM6678LE)
Horaire
| Groupe | Jour | Heure | Activité |
| 01 | Lundi | 08:30 - 12:00 | Activité de cours |
Coordonnées du personnel enseignant le cours
| Groupe | Nom | Activité | Courriel | Local | Disponibilité |
| 01 | Gheorghe Marcel Gabrea | Activité de cours | marcel.gabrea@etsmtl.ca | A-2472 | |
Cours
| Date |
Contenus traités dans le cours |
Heures |
| |
1. Processeurs
- Définitions
- Classification
- Caractéristiques
- Mesures de performance.
|
3 heures |
| |
2. Arithmétique à virgule fixe et à virgule flottante
- Numérisation des signaux
- Formats de représentations des nombres
- Erreurs.
|
3 heures |
| |
3. Architecture des monoprocesseurs
- Introduction
- Décodage d’adresses
- Mémoires
- Architectures.
|
6 heures |
| |
4. Architecture des processeurs de traitement numériques de signal TMS320C6x
- CPU
- Bus
- Jeu d’instructions
- Architecture détaillée
- Quelques aspects numériques
- Présentation de Code Composer Studio
- Programmation de base en langage C
- Gestion de la mémoire
- Interruptions
- Optimisation
|
6 heures |
| |
5. Optimisation des programmes pour les processeurs de traitement numérique de signal TMS320C6x
- Programmation de base en assembleur
- Assembleur linéaire
- Méthodes d’optimisation
- Programmation pipeline.
|
6 heures |
| |
6. Gestion des périphériques pour les processeurs de traitement numérique de signal TMS320C6x
- Interruptions
- Port série
- Gestion avancée de la mémoire externe et interne
- Accès direct à la mémoire (DMA).
|
3 heures |
| |
7. Processeurs de traitement numériques de signal TMS320C55x
- Architecture
- CPU
- Bus
- Jeu d’instructions
- Programmation de base.
|
3 heures |
| |
Total |
30 |
Laboratoires et travaux pratiques
| Date |
Description |
Heures |
|
|
Laboratoire 1
- Projet d’application. Choix. Objectifs à atteindre. Simulations : Matlab ou Simulink
|
3 heures |
|
|
Laboratoire 2 (Rapport à remettre)
- Présentation de Code Composer Studio.
- Programmation de base en langage C.
- Programmation de base en assembleur.
- Assembleur linéaire.
|
3 heures |
|
|
Laboratoire 3 (Rapport à remettre)
- Méthodes d’optimisation.
- Programmation pipeline.
|
3 heures |
| |
Total |
9 |
Observation: Compte tenu de la minimalisation des cours à deux plages horaire aux cycles supérieure pour ce cours une seule plage horaire, soit celle du cours, sera utilisée en incluant les séances de laboratoires.
Évaluation
Informations additionnelles :
| Activité |
Description |
% |
Date |
| |
Examen final |
40 % |
|
| |
Laboratoires |
20 % |
|
| |
Projet de session |
40 % |
|
| |
|
|
|
Politique de retard des travaux
Conformément au Règlement des études de premier cycle
(article 7.5.6) et au Règlement des études de cycles supérieurs (article 6.5.6), tout travail (devoir pratique, rapport de laboratoire, rapport de projet, etc.) remis en retard sans motif valable, c’est-à-dire autre que ceux mentionnés à l’article 7.5.5.1 dans le Règlement des études de premier cycle et l’article 6.5.2 dans le Règlement des études de cycles supérieurs, se verra attribuer la note zéro, à moins que d’autres dispositions soient communiquées par écrit par la personne enseignante dans les consignes de chaque travail à remettre ou dans le plan de cours pour l’ensemble des travaux.
Dispositions additionnelles
Tout travail remis en retard pourra être refusé ou pénalisé selon les circonstances qui seront évaluées par le professeur.
Absence à une évaluation
Afin de faire valider une absence à une évaluation en vue d’obtenir un examen de compensation, l’étudiante ou
l’étudiant doit utiliser le
formulaire prévu à cet effet dans son portail MonÉTS pour un examen final qui se
déroule durant la période des examens finaux ou pour tout autre élément d’évaluation surveillé de 15% et plus
durant la session. Si l’absence concerne un élément d’évaluation de moins de 15% durant la session, l’étudiant
ou l’étudiante doit soumettre une demande par écrit à son enseignante ou enseignant.
Toute demande de validation d’absence doit se faire dans les cinq (5) jours ouvrables suivant la tenue de
l’évaluation, sauf dans les cas d’une absence pour participation à une activité prévue aux règlements des
études où la demande doit être soumise dans les cinq (5) jours ouvrables avant le jour de départ de l’ÉTS
pour se rendre à l’activité.
Toute absence non justifiée par un motif majeur (voir articles 7.2.6.1 du
RÉPC et 6.5.2 du RÉCS)
entraînera l’attribution de la note zéro (0).
Infractions de nature académique
Les clauses du « Règlement sur les infractions de nature académique de l’ÉTS » s’appliquent dans ce cours ainsi que dans tous les cours du département. Les étudiantes et les étudiants doivent consulter le Règlement sur les infractions de nature académique (www.etsmtl.ca/a-propos/gouvernance/secretariat-general/cadre-reglementaire/reglement-sur-les-infractions-de-nature-academique) pour identifier les actes considérés comme étant des infractions de nature académique ainsi que prendre connaissance des sanctions prévues à cet effet. À l’ÉTS, le respect de la propriété intellectuelle est une valeur essentielle et tous les membres de la communauté étudiante sont invités à consulter la page Citer, pas plagier ! (www.etsmtl.ca/Etudiants-actuels/Baccalaureat/Citer-pas-plagier).
Systèmes d’intelligence artificielle générative (SIAG)
L’utilisation des systèmes d’intelligence artificielle générative (SIAG) dans les activités d’évaluation constitue une infraction de nature académique au sens du Règlement sur les infractions de nature académique, sauf si elle est explicitement autorisée par la personne enseignante du cours ou la personne coordonnatrice dans le cas des stages.
Documentation obligatoire
Aucun
Ouvrages de références
- R. Chassaing et D. Reay, Digital Signal Processing and Applications with the TMS320C6713 and TMS320C6416 DSK, John Wiley & Sons, 2008.
- D. Reay, Digital Signal Processing and Applications with the OMAP-L138 eXperimenter, John Wiley & Sons, 2012.
- T.B. Welch, C.H.G. Wright et M.G. Morrow, Real-Time Digital Signal Processing from MATLAB to C with TMS320C6x DSPs, CRC Press, 2012.
- Steven A Tretter, Communication System Design Using DSP Algorithms, Springer 2008.
- Texas Instruments, TMS320C6000 Programmer's Guide (Rev. K), http://www.ti.com/lit/ug/spru198k/spru198k.pdf, 2011.
- Texas Instruments, TMS320C6000 CPU and Instruction Set Reference Guide (Rev. G), http://www.ti.com/lit/ug/spru189g/spru189g.pdf, 2006
- Texas Instruments, TMS320C6000 Chip Support Library API Reference Guide (Rev. J), http://www.ti.com/lit/ug/spru401j/spru401j.pdf, 2004.
- Texas Instruments, TMS320C55x DSP v3.x CPU Reference Guide (Rev. E), http://www.ti.com/lit/ug/swpu073e/swpu073e.pdf, 2009.