Logo ÉTS
Session
Cours
Responsable(s) Pascal Giard, Patrick Cardinal

Se connecter
 

Sauvegarde réussie
La notification a été envoyée
Echec de sauvegarde
Avertissement
École de technologie supérieure

Responsable(s) de cours : Pascal Giard, Patrick Cardinal


PLAN DE COURS

Automne 2025
IND105 : Architecture des microprocesseurs (3 crédits)





Préalables
Aucun préalable requis
Unités d'agrément




Qualités de l'ingénieur

Qn
Qualité visée dans ce cours  
Qn
  Qualité visée dans un autre cours  
  Indicateur enseigné
  Indicateur évalué
  Indicateur enseigné et évalué



Descriptif du cours
Ce cours vise à initier les étudiantes et les étudiants aux architectures les plus courantes du processeur de systèmes ordinés.

Au terme de ce cours, l’étudiante ou l’étudiant sera en mesure de : distinguer les différentes architectures de processeurs ; identifier l’architecture des processeurs présents dans un système ordiné ; distinguer les différents types de parallélisme d’exécution ; choisir une architecture appropriée pour l’application.

Représentations de nombres. Organisation et architecture des processeurs. Fonctionnement interne des processeurs. Familles d’architecture. Types de parallélisme d’exécution. Forces et faiblesses des familles d’architecture.



Objectifs du cours

A la fin de ce cours, l’étudiant(e) sera capable de :
-    Maîtriser les bases du langage C;
-    Maîtriser les bases sur comment  fonctionne un système informatique actuel;
-    De distinguer les différents architectures d'ordinateur et identifier l'architecture adéquate à une application;
-    De distinguer les différences entre les différents modules dans un ordinateur;
-    De développer des solutions pour une architecture donnée.




Stratégies pédagogiques

Un (1) cours magistral par semaine (3 heures). Des exercices réalisés par l'étudiant.e seront faits en classe pour permettre d’assimiler les concepts théoriques. Une participation importante de l'étudiant.e est attendue et requise pendant les séances de cours.

Une (1) séance de laboratoire par semaine (2 heures).  Au laboratoire, les étudiant.e.s effectueront des exercices d'applications du cours ainsi que des exercices bonus pour développer des connaissances annexes au cours.

Des séances de laboratoire pourraient être interverties avec des séances de cours afin de mieux arrimer le contenu des laboratoires à la progression des notions vues en cours.




Utilisation d’appareils électroniques

Il est attendu de l'étudiant d'avoir un ordinateur portable pour prendre des notes, compiler et réaliser des programmes informatiques en C.




Horaire
Groupe Jour Heure Activité
01 Lundi 08:30 - 12:00 Activité de cours
Jeudi 08:30 - 10:30 Laboratoire (Groupe A)
Jeudi 10:30 - 12:30 Laboratoire (Groupe B)



Coordonnées du personnel enseignant le cours
Groupe Nom Activité Courriel Local Disponibilité
01 Charles Pillet Activité de cours charles.pillet@lacime.etsmtl.ca
01 Patrick Cardinal Activité de cours patrick.cardinal@etsmtl.ca
01 Charles Pillet Laboratoire (Groupe A) charles.pillet@lacime.etsmtl.ca
01 Charles Pillet Laboratoire (Groupe B) charles.pillet@lacime.etsmtl.ca



Cours
Contenu traité dans le cours Heures

Introduction à IND 105 et au langage C

Variable, type d'une variable, structures de contrôle (if, while, for...), définition des pointeurs, tableaux, allocation statique et dynamique, fonctions, instructions SISD, structure d'un projet en C (source, en-tête, bibliothèque standard, compilation)

5

Représentation des nombres binaires, algèbre de Boole et circuit logiques

Représentation des nombres dans n'importe quelle base, passage d'une base décimale vers une base binaire et vice versa, notion de bit de poids fort et faible, représentation signe-valeur absolue, complément à 1, et complément à 2, norme IEEE 754, introduction à l'algèbre de Boole, opérations sur l'algèbre de Boole, représentation symbolique des opérations, table de vérité, circuits logiques (séquentiels et combinatoires), bascule, verrou, chronogramme.

3

Architecture d'un ordinateur et composant d'un ordinateur

Architecture de Harvard, Architecture de von Neumann, Architecture de Harvard modifiée, introduction au processeur, mémoires, entrées/sorties et bus de communications

3

Mémoire vive et mémoire cache

Espace d'adressage, Pile et tas, notion de mémoire volatile et statique, hiérarchie mémoire, ordre de grandeur des capacités mémoires, ordre des grandeurs de la vitesse des mémoires, étude des caches L1 L2 et L3, type de caches, algorithmes de remplacement de cache, 

3

Mémoire virtuelle, Instructions, interruptions, et langage assembleur

Représentation de la mémoire physique et virtuelle, algorithme de pagination, définition des registres internes au CPU, études des différents registres, description d'une instruction et de son cycle, types d'instructions. décodage d'une instruction, jeux d'instructions, architecture CISC et RISC, modes d'adressages, langage assembleur, exemple d'instructions, exemple d'un jeu d'instructions assembleur sur un processeur RISC, exemple jeu d'instructions x86

3

Parallélisme d'instructions 

Étude du mécanisme de pipelining, étude et comparatif de performances entre un processeur sans pipeline et avec pipeline, chiffres sur les pipelines actuels, réalisation d'un pipeline, signaux de contrôle, études des aléas (structurels, données, branchement), prédiction de branchement

3

Architecture SIMD

Définition des instructions SIMD, architecture SIMD, exemple en C, processeurs vectoriels, Processeur graphique

3

Multi-threading et multi-processus

Définition d'un processus, état d'un processus, exécution multi-tâches, ordonnanceur, algorithme d'ordonnancement, définition d'un thread, utilisation pratiques de threads, architecture multi-threadé, programmation multi-thread, synchronisation

4

Multi-processeurs et multi-coeurs

Fréquence d'un processeur, Loi de Moore, Multi-processeur symmétriques, architecture mémoire non-uniforme, Exemple actuelle de processeur, définition d'un coeur, évolution historique des microprocesseurs, mémoire cache dans un microprocesseur multi-coeurs, Cohérence de caches, protocole MESI

3

Système sur une puce

Définition d'un system-on-chip (SoC), Modules d'un système sur une puce, Exemple de SoC Samsung Exynos (évolution et SoC Samsung actuel), Multi-processor SoC, Ressources IP cores, Design de SoC, Paramètres de performance d'un SoC, Communication dans un SoC, interconnexion à base de bus, interconnexion à base de réseau, Bibliothèque SystemC

5
Examen de mi-session et 3 quiz 4
Total d'heures 39

NOTE : L'ordre et le contenu peut être modifié en cours de session en fonction de circonstances particulières.




Laboratoires et travaux pratiques

Certains laboratoires requièrent un ordinateur.

 

Description

Laboratoire 1

Exercices en langage C

Laboratoire 2

Exercices sur les représentation des nombres, changement de base, standard IEEE 754
Laboratoire 3 Exercices sur l'algèbre de Boole, simplification des expressions, élaboration de tables de vérités, circuit séquentiel et combinatoire
Laboratoire 4 Exercices sur les architectures d'ordinateurs, études des composants d'un ordinateur, exercices sur l'adressage
Laboratoire 5 Exercices généraux sur la mémoire, exercices sur l'adressage, exercices sur la mémoire cache
Laboratoire 6 Exercices sur la pile et le code assembleur
Laboratoire 7 Exercices sur le pipelining et fréquence d'un processeur instructions SIMD
Laboratoire 8 Exercices sur les instructions SIMD
Laboratoire 9 Exercices sur les architectures multicoeurs, les cohérences de caches
Laboratoire 10 Laboratoire sur le multi threading en C
Laboratoire 11 Exercices sur les algorithmes d'ordonnancements de processus
Laboratoire 12 Exercices sur les SoC et exemple de code SystemC

 




Utilisation d'outils d'ingénierie

Il n'y aura pas d'utilisation d'outils d'ingénierie dans IND 105.




Évaluation

L'évaluation de IND 105 s'effectue en 3 parties avec

  1. Un examen d'intra pour 35% de la note,
  2. Un examen final pour 35% de la note,
  3. 3 quiz, comptant pour 10% chacun.



Dates des examens intra
Groupe(s) Date
1 27 octobre 2025



Date de l'examen final
Votre examen final aura lieu pendant la période des examens finaux, veuillez consulter l'horaire à l'adresse suivante : https://www.etsmtl.ca/programmes-et-formations/horaire-des-examens-finaux


Politique de retard des travaux
Tout travail (devoir pratique, rapport de laboratoire, rapport de projet, etc.) remis en retard sans motif valable, c’est-à-dire autre que ceux mentionnés dans le Règlement des études (1er cycle, article 7.2.5/ cycles supérieurs, article 6.5.2) se verra attribuer la note zéro, à moins que d’autres dispositions ne soient communiquées par écrit par l’enseignante ou l’enseignant dans les consignes de chaque travail à remettre ou dans le plan de cours pour l’ensemble des travaux.



Absence à une évaluation

Afin de faire valider une absence à une évaluation en vue d’obtenir un examen de compensation, l’étudiante ou l’étudiant doit utiliser le formulaire prévu à cet effet dans son portail MonÉTS pour un examen final qui se déroule durant la période des examens finaux ou pour tout autre élément d’évaluation surveillé de 15% et plus durant la session. Si l’absence concerne un élément d’évaluation de moins de 15% durant la session, l’étudiant ou l’étudiante doit soumettre une demande par écrit à son enseignante ou enseignant.

Toute demande de validation d’absence doit se faire dans les cinq (5) jours ouvrables suivant la tenue de l’évaluation, sauf dans les cas d’une absence pour participation à une activité prévue aux règlements des études où la demande doit être soumise dans les cinq (5) jours ouvrables avant le jour de départ de l’ÉTS pour se rendre à l’activité.

Toute absence non justifiée par un motif majeur (voir articles 7.2.6.1 du RÉPC et 6.5.2 du RÉCS) entraînera l’attribution de la note zéro (0).




Infractions de nature académique
Les clauses du « Règlement sur les infractions de nature académique de l’ÉTS » s’appliquent dans ce cours ainsi que dans tous les cours du département. Les étudiantes et les étudiants doivent consulter le Règlement sur les infractions de nature académique (www.etsmtl.ca/a-propos/gouvernance/secretariat-general/cadre-reglementaire/reglement-sur-les-infractions-de-nature-academique) pour identifier les actes considérés comme étant des infractions de nature académique ainsi que prendre connaissance des sanctions prévues à cet effet. À l’ÉTS, le respect de la propriété intellectuelle est une valeur essentielle et tous les membres de la communauté étudiante sont invités à consulter la page Citer, pas plagier ! (www.etsmtl.ca/Etudiants-actuels/Baccalaureat/Citer-pas-plagier).

Systèmes d’intelligence artificielle générative (SIAG)
L’utilisation des systèmes d’intelligence artificielle générative (SIAG) dans les activités d’évaluation constitue une infraction de nature académique au sens du Règlement sur les infractions de nature académique, sauf si elle est explicitement autorisée par l’enseignante ou l’enseignant du cours.



Documentation obligatoire

n/a




Ouvrages de références

n/a




Adresse internet du site de cours et autres liens utiles

Le site du cours se trouve sur Moodle