Logo ÉTS
Session
Cours
Responsable(s) Lyne Woodward

Se connecter
 

Sauvegarde réussie
Echec de sauvegarde
Avertissement
École de technologie supérieure

Responsable(s) de cours : Lyne Woodward


PLAN DE COURS

Hiver 2019
ELE140 : Conception des systèmes numériques (4 crédits)





Préalables
Aucun préalable requis
Unités d'agrément
Total d'unités d'agrément : 43,2 100,0 %




Qualités de l'ingénieur

Qn
 Qualité visée dans ce cours  
Qn
   Qualité visée dans un autre cours  
  Indicateur enseigné
  Indicateur évalué
  Indicateur enseigné et évalué



Descriptif du cours
À la suite de ce cours, l’étudiant sera en mesure : de réaliser des systèmes numériques modernes.

Méthodes systématiques d'analyse et de conception de circuits combinatoires et séquentiels. Conception et réalisation à partir de circuits intégrés. Étude des technologies et des spécifications des circuits en regard des contraintes de conception.

Adéquation des méthodes de conception aux circuits intégrés programmables de grande complexité (FPGA) : description avec un langage de haut niveau, contraintes, simulation, synthèse, vérification.

Séances de laboratoire et travaux pratiques, utilisation des outils informatiques de conception de systèmes numériques à base de circuits intégrés programmables (FPGA).



Objectifs du cours

 À la fin de ce cours, l'étudiant(e) pourra :

  • Interpréter correctement le cahier des charges d'une nouvelle conception.
  • Appliquer les méthodes de conception de circuits.
  • Utiliser les outils modernes de conception de circuits numériques, de logique combinatoire et de logique séquentielle synchrone.
  • Réaliser un sous-système opérationnel à partir de diagrammes en blocs.
  • Réaliser des circuits avec la technologie FPGA.
  • Utiliser des outils CAO



Stratégies pédagogiques
  • Un (1) cours magistral par semaine. De nombreux exemples seront donnés en classe pour permettre aux étudiant(e)s de bien assimiler la théorie et les techniques présentées en cours.
  • Quatre (4) heures de travaux de laboratoire aux deux (2) semaines permettront à l'étudiant(e) d'appliquer la méthodologie de conception présentée en classe et d'utiliser les connaissances acquises ainsi que les outils disponibles.
  • Deux (2) heures de travaux pratiques aux deux (2) semaines, en alternance avec les laboratoires, pour solutionner des problèmes issus du livre de référence.
  • La lecture du manuel est essentielle pour compléter et pour assimiler la matière de ce cours.



Utilisation d’appareils électroniques

N/A



Horaire
Groupe Jour Heure Activité
01 Lundi 13:30 - 15:30 Travaux pratiques aux 2 semaines
Mercredi 13:30 - 17:00 Activité de cours
Jeudi 13:30 - 17:30 Laboratoire aux 2 semaines



Coordonnées de l’enseignant
Groupe Nom Activité Courriel Local Disponibilité
01 Pascal Giard Activité de cours Pascal.Giard@etsmtl.ca A-3316
01 Pascal Giard Laboratoire aux 2 semaines Pascal.Giard@etsmtl.ca A-3316
01 Pascal Giard Travaux pratiques aux 2 semaines Pascal.Giard@etsmtl.ca A-3316



Cours

Date

Contenu traité dans le cours

Heures

 

Mise à jour des connaissances

  • Plan de cours
  • Niveaux logiques, portes logiques
  • Logique combinatoire à deux niveaux
  • Simplification par algèbre de Boole et par diagrammes de Karnaugh (avec et sans variables insérées) pour la logique combinatoire
  • Logique combinatoire à plusieurs niveaux
  • Élimination d’aléas statiques dans la logique combinatoire
  • Logique programmable (CPLD et FPGA)
  • Mémoires : RAM (SRAM, DRAM, VRAM) et ROM
  • Introduction au VHDL

14 heures

 

Systèmes de nombre

  • Systèmes de nombre à position
  • Addition et soustraction pour les différentes représentations
  • Représentations de chiffres négatifs (signe et magnitude, biaisée, complément à un et complément à deux)

1 heure

 

Logique combinatoire et arithmétique : conception et analyse

  • Addition multibit
  • Circuits itératifs
  • Implémentation en VHDL

3 heures

 

Machines à états finis (MÉF) synchrones : conception et analyse

  • Contraintes temporelles et métastabilité
  • Bascules D
  • Équations caractéristiques
  • Compteurs
  • Procédure de conception de machines de Mealy et de Moore
  • Optimisation des MÉF
  • Conception de MÉF en VHDL

12 heures

 

Logique séquentielle asynchrone : conception et analyse  (6 heures)

  • Analyse de circuits avec boucles de rétroaction
  • Analyse de l’effet de course
  • Conception de circuits asynchrones sans effet de course critique
  • Analyse de l’impact d’aléas statiques dans un système de logique séquentielle

6 heures

 

Total

36

 



Laboratoires et travaux pratiques

 

Description

Heures

Laboratoire 1

Introduction au logiciel Quartus II de Altera  (une (1) séance de quatre (4) heures

4 heures

Laboratoire 2

Électronique numérique  (une (1) séance de quatre (4) heures)

4 heures

Laboratoire 3

Logique combinatoire  (deux (2) séances de quatre (4) heures)

8 heures

Laboratoire 4

Logique séquentielle  (deux (2) séances de quatre (4) heures).

8 heures

 

Total

24 heures

 

Travaux pratiques

Une (1) séance pour chaque groupe d’une durée de deux (2) heures aux (2) semaines



Utilisation d'outils d'ingénierie

Au premier laboratoire (4 heures), il y aura formation sur l’utilisation du logiciel Quartus II d’Altera.


Évaluation
Description Pondération Date de remise
Mini-quiz 5 %  
Examen mi-session 25 %

voici ci-après
Examen final 30 % à déterminer
Laboratoires 30 %  
Devoirs 10 %  

 

Note : La qualité du français écrit (grammaire, orthographe et ponctuation) compte pour 10 % de chaque évaluation du cours. Une note minimale de 50% pour l'ensemble des évaluations individuelles est requise pour réussir ce cours.

 

 



Dates des examens intra
Groupe(s) Date
1 20 février 2019



Date de l'examen final
Votre examen final aura lieu pendant la période des examens finaux, veuillez consulter l'horaire à l'adresse suivante : http://etsmtl.ca/Etudiants-actuels/Baccalaureat/Examens-finaux


Politique de retard des travaux
Tout travail (devoir pratique, rapport de laboratoire, rapport de projet, etc.) remis en retard sans motif valable, c’est-à-dire autre que ceux mentionnés dans le Règlement des études (1er cycle, article 7.2.7 b / cycles supérieurs, article 6.5.4 b) se verra attribuer la note zéro, à moins que d’autres dispositions ne soient communiquées par écrit par l’enseignant dans les consignes de chaque travail à remettre ou dans le plan de cours pour l’ensemble des travaux.

Dispositions additionnelles

À moins d’avis contraire, toute remise en retard d’un travail sera pénalisée de 10% par jour, jusqu’à concurrence de 5 jours. Au-delà de 5 jours, tout travail sera refusé.



Absence à un examen
• Pour les départements à l'exception du SEG :
Dans les cinq (5) jours ouvrables suivant la tenue de son examen, l’étudiant devra justifier son absence d’un examen durant le trimestre auprès de la coordonnatrice – Affaires départementales qui en référera au directeur du département. Pour un examen final, l’étudiant devra justifier son absence auprès du Bureau du registraire. Toute absence non justifiée par un motif majeur (maladie certifiée par un billet de médecin, décès d’un parent immédiat ou autre) à un examen entraînera l’attribution de la note zéro (0).

• Pour SEG :
Dans les cinq (5) jours ouvrables suivant la tenue de son examen, l’étudiant devra justifier son absence auprès de son enseignant. Pour un examen final, l’étudiant devra justifier son absence auprès du Bureau du registraire. Toute absence non justifiée par un motif majeur (maladie certifiée par un billet de médecin, décès d’un parent immédiat ou autre) à un examen entraînera l’attribution de la note zéro (0).



Infractions de nature académique
Les clauses du « Règlement sur les infractions de nature académique de l’ÉTS » s’appliquent dans ce cours ainsi que dans tous les cours du département. Les étudiants doivent consulter le Règlement sur les infractions de nature académique (https://www.etsmtl.ca/docs/ETS/Gouvernance/Secretariat-general/Cadre-reglementaire/Documents/Infractions-nature-academique ) pour identifier les actes considérés comme étant des infractions de nature académique ainsi que prendre connaissance des sanctions prévues à cet effet.  À l’ÉTS, le respect de la propriété intellectuelle est une valeur essentielle et les étudiants sont invités à consulter la page Citer, pas plagier ! (https://www.etsmtl.ca/Etudiants-actuels/Baccalaureat/Citer-pas-plagier).



Documentation obligatoire

WAKERLY, John F., Digital Design, Principles and Practices, 4th Ed., Prentice Hall, 2006.

 



Ouvrages de références

NDJOUNTCHE, Tertulien, Electronique numérique 1, 2, et 3, Éditions ISTE, 2016.

FLOYD, Thomas L., Digital Fundamentals, 9nd Ed., Éditions R. Goulet, 2006.

KATZ, Randy H., BORRIELLO, Gaetano, Contemporary Logic Design, 2nd Ed, Prentice Hall, 2005.

KATZ, Randy H., Contemporary Logic Design, Prentice Hall, 1994.



Adresse internet du site de cours et autres liens utiles

http://ena.etsmtl.ca/