Version PDF

École de technologie supérieure

Responsable(s) de cours :

Claude Thibeault

PLAN DE COURS

Hiver 2026
ELE739 : Circuits intégrés programmables (FPGA) (3 crédits)

Préalables
Pour tous profils : ELE344

Description du cours
Ce cours vise à concevoir et réaliser des systèmes numériques à l'aide de circuits intégrés programmables (FPGA, Filed-Programmable Gate Array).

Au terme de ce cours, la personne étudiante sera en mesure de :

comparer les diverses technologies disponibles sur le marché pour réaliser des circuits de logique numérique, leurs caractéristiques spécifiques et leurs champs d'application;
choisir le type de circuits intégrés programmables à utiliser;
produire des résultats cohérents à l'aide des outils de conception afférents à cette technologie qui sont utilisés pour les étapes de design, vérification et test;
appliquer une méthodologie de design utilisée pour la réalisation de circuits logiques complexes et d'envergure du type des circuits prédiffusés (gate arrays) programmables;
se familiariser avec les réunions de révision de conception.

Éléments de contenu : technologies de réalisation de circuits logiques (composantes discrètes, programmables, semi-dédiées, dédiées). Comparaison technique des technologies logiques. Comparaison économique des technologies logiques. Créneau de la logique programmable. Révision des concepts de conception numérique. Processus global de conception en VHDL. Évolution des composantes programmables. PROM. PAL. PLA. PLD simples. PLD complexes. Matrice ET/OU pour la réalisation de fonctions logiques. FPGA à mémoire statique. Architectures FPGA (Xilinx, Altera). Ressources de routage des FPGA. FPGA à antifusibles. FPGA à mémoire flash. Programmation Actel. Comparaison des types de FPGA (complexité, vitesse). Étapes du processus global de conception (capture de schémas, vérification, réalisation, test). Placement. Interconnexion. Compromis surface-vitesse. Partitionnement. Utilisation de librairies. Algorithmes de placement. Algorithmes de routage. Mise sous tension des composantes programmables. Possibilités de configuration. Chargement et configuration des produits Xilinx.

Stratégies pédagogiques

Dix (10) cours magistraux et 3 séances de révision de conception avec chacune des équipes pour chacune des 3 phases du projet.

Quatre heures de travail personnel et deux heures de laboratoire par semaine au cours desquelles l'étudiant(e) aura à :

Se familiariser avec les outils de conception (capture du design, simulation fonctionnelle, réalisation, analyse statique des délais et test de circuits logiques FPGA).
Réaliser un projet de conception VLSI d'envergure. Ce projet implique le développement d'un système numérique sur une carte mezzanine. Cette carte comprend entre autres un circuit programmable Xilinx.

Informations concernant l’agrément du BCAPG
Ce cours compte 58,8 unités d'agrément réparties comme suit :

Catégories de UA	Nombre	Proportion	Matière(s) traitée(s)
Science du génie	19,6 UA	33,33 %
Conception Ingénierie	39,2 UA	66,67 %

Les objectifs de ce cours sont liés aux indicateurs de qualités requises des diplômés de la manière suivante :

Objectif spécifique	Qualité	Indicateur	Niveau d'enseignement
comparer les diverses technologies disponibles sur le marché pour réaliser des circuits de logique numérique, leurs caractéristiques spécifiques et leurs champs d'application;	Q2 . Analyse de problèmes	i2 . Choisir un modèle ou une méthode pour solutionner	Appliqué
choisir le type de circuits intégrés programmables à utiliser;	Q4 . Conception	i4 . Intégrer les concepts	Appliqué
appliquer une méthodologie de design utilisée pour la réalisation de circuits logiques complexes et d'envergure du type des circuits prédiffusés (gate arrays) programmables;	Q4 . Conception	i4 . Intégrer les concepts	Appliqué
produire des résultats cohérents à l'aide des outils de conception afférents à cette technologie qui sont utilisés pour les étapes de design, vérification et test;	Q5 . Outils d'ingénierie	i2 . Appliquer	Appliqué
produire des résultats cohérents à l'aide des outils de conception afférents à cette technologie qui sont utilisés pour les étapes de design, vérification et test;	Q5 . Outils d'ingénierie	i3 . Combiner, adapter, créer	Appliqué
se familiariser avec les réunions de révision de conception.	Q6 . Travail individuel et en équipe	i1 . Organiser le travail	Appliqué

Utilisation d’appareils électroniques

Utilisation d'un analyseur logique externe et d'un oscilloscope durant le projet si la situation le permet. Sinon, utilisation d'un analyseur logique interne.

Horaire

Groupe	Jour	Heure	Activité
01	Lundi	08:30 - 12:00	Activité de cours
	Vendredi	13:30 - 15:30	Laboratoire

Coordonnées du personnel enseignant le cours

Groupe	Nom	Activité	Courriel	Local	Disponibilité
01	Claude Thibeault	Activité de cours	claude.thibeault@etsmtl.ca	A-2636
01		Laboratoire

Cours

Date	Contenus traités dans le cours	Heures
	Introduction Revue et comparaison technique et économique des différentes technologies employées pour réaliser des circuits logiques : composantes discrètes, programmables, semi-dédiées et dédiées. Emphase sur le créneau occupé par la logique programmable. Révision des concepts utiles à la conception numérique. Introduction au processus global de conception VHDL.	6 heures
	Évolution des composantes programmables Revue des différentes composantes programmables à complexité faible et moyenne : PROM, PAL, PLA, PLD simples et complexes. Notions de matrice ET/OU pour la réalisation de fonction logique.	2 heures
	Circuits programmables FPGA à mémoire statique Revue des principaux circuits FPGA utilisant la mémoire statique pour la programmation : Xilinx et Altera. Emphase sur l'architecture et les ressources de routage.	2 heures
	Circuits programmables FPGA à antifusibles et à mémoire « flash » Revue des principaux circuits FPGA utilisant les antifusibles et la mémoire « flash » pour la programmation (Actel). Comparaison en termes de complexité et de vitesse des différents types de FPGA.	2 heures
	Processus global de conception Présentation des différentes étapes de conception : capture de schémas, vérification, réalisation (placement et interconnexion) et test.	15 heures
	Notions avancées de conception Compromis surface-vitesse, partitionnement, utilisation des librairies, algorithmes de placement et routage.	11 heures
	Configuration et chargement des composantes programmables Mise sous tension, possibilités de configuration et chargement pour les produits Xilinx.	1 heure
	Total	39

NOTE : Tous les cours sont d'une durée de 3 heures 30 minutes par semaine. Certaines notions sont couvertes durant les séances de révison de conception.

Laboratoires et travaux pratiques

Projet pratique

Projet qui consiste à concevoir, implanter et tester un système numérique sur une carte mezzanine; il s'agit de programmer un circuit de type FPGA afin de réaliser un système numérique complet et de le vérifier. Le projet se fait en équipe de trois. (24 heures)

Utilisation d'outils d'ingénierie

Utilisation de l'environnement de conception logicielle Vivado de la compagnie Xilinx.

Évaluation

Informations additionnelles :

Activité	Description	%	Date de remise
	Projet pratique, phase 1	10 %	20 février 2026
	Projet pratique, phase 2	20 %	20 mars 2026
	Projet pratique, phase 3	30 %	10 avril 2026
	Examen final	40 %	à déterminer

L’évaluation du projet se fait via le test du système en laboratoire (si la situation le permet, sinon à distance) réalisé ainsi que par des séances de révision de conception.

Politique de retard des travaux
Tout travail (devoir pratique, rapport de laboratoire, rapport de projet, etc.) remis en retard sans motif valable, c’est-à-dire autre que ceux mentionnés dans le Règlement des études (1er cycle, article 7.2.5/ cycles supérieurs, article 6.5.2) se verra attribuer la note zéro, à moins que d’autres dispositions ne soient communiquées par écrit par l’enseignante ou l’enseignant dans les consignes de chaque travail à remettre ou dans le plan de cours pour l’ensemble des travaux.

Dispositions additionnelles

20 % de la note du travail évalué est perdu par jour de retard.

Absence à une évaluation

Afin de faire valider une absence à une évaluation en vue d’obtenir un examen de compensation, l’étudiante ou l’étudiant doit utiliser le formulaire prévu à cet effet dans son portail MonÉTS pour un examen final qui se déroule durant la période des examens finaux ou pour tout autre élément d’évaluation surveillé de 15% et plus durant la session. Si l’absence concerne un élément d’évaluation de moins de 15% durant la session, l’étudiant ou l’étudiante doit soumettre une demande par écrit à son enseignante ou enseignant.

Toute demande de validation d’absence doit se faire dans les cinq (5) jours ouvrables suivant la tenue de l’évaluation, sauf dans les cas d’une absence pour participation à une activité prévue aux règlements des études où la demande doit être soumise dans les cinq (5) jours ouvrables avant le jour de départ de l’ÉTS pour se rendre à l’activité.

Toute absence non justifiée par un motif majeur (voir articles 7.2.6.1 du RÉPC et 6.5.2 du RÉCS) entraînera l’attribution de la note zéro (0).

Infractions de nature académique
Les clauses du « Règlement sur les infractions de nature académique de l’ÉTS » s’appliquent dans ce cours ainsi que dans tous les cours du département. Les étudiantes et les étudiants doivent consulter le Règlement sur les infractions de nature académique (www.etsmtl.ca/a-propos/gouvernance/secretariat-general/cadre-reglementaire/reglement-sur-les-infractions-de-nature-academique) pour identifier les actes considérés comme étant des infractions de nature académique ainsi que prendre connaissance des sanctions prévues à cet effet. À l’ÉTS, le respect de la propriété intellectuelle est une valeur essentielle et tous les membres de la communauté étudiante sont invités à consulter la page Citer, pas plagier ! (www.etsmtl.ca/Etudiants-actuels/Baccalaureat/Citer-pas-plagier).

Systèmes d’intelligence artificielle générative (SIAG)
L’utilisation des systèmes d’intelligence artificielle générative (SIAG) dans les activités d’évaluation constitue une infraction de nature académique au sens du Règlement sur les infractions de nature académique, sauf si elle est explicitement autorisée par la personne enseignante du cours ou la personne coordonnatrice dans le cas des stages.

Documentation obligatoire

Aucune.

Ouvrages de références

Complémentaires

www.amd.com; www.intel.com; www.microsemicom et www.atmel.com
KILTS, S., Advanced FPGA Design, Wiley Inter-Science, 2007.
WOLK, W., FPGA-Based System, Prentice Hall, 2004.
MAXFIELD, C., The Design Warrior’s Guide to FPGAs, Newnes, 2004.
CHAN, P.K. et MOURAD, S., Digital System Design Using Field Programmable Gate Arrays, Prentice Hall, 1994.
Xilinx Student Edition Version
SKAHILL, K., VHDL for Programmable Logic, Addison-Wesley, 1996.

Adresse internet du site de cours et autres liens utiles

https://ena.etsmtl.ca/

https://enaquiz.etsmtl.ca/