Au terme de ce cours, l’étudiante ou l’étudiant sera en mesure de …

• Expliquer les concepts fondamentaux des circuits numériques;
• Analyser des circuits combinatoires, et séquentiels asynchrones et synchrones;
• Concevoir des circuits combinatoires, et séquentiels asynchrones et synchrones;
• Illustrer des circuits;
• Utiliser les outils modernes de conception de circuits numériques;
• Simuler des circuits numériques;
• Utiliser un circuit logique programmable (FPGA) pour la réalisation de circuits numériques.

• Un (1) cours magistral par semaine. De nombreux exemples seront donnés pour permettre aux étudiant(e)s de bien assimiler la théorie et les techniques présentées en cours.
• Six (6) séances de quatre (4) heures de travaux de laboratoire permettront à l'étudiant(e) d'appliquer la méthodologie de conception présentée en cours et d'utiliser les connaissances acquises ainsi que les outils disponibles.
• Six (6) séances de deux (2) heures de travaux pratiques pour solutionner des problèmes.
• La lecture des passages suggérés du manuel de référence et la réalisation des exercices, également suggérés, sont fortement recommandé pour compléter et pour assimiler la matière de ce cours.

Au premier laboratoire, il y aura formation sur l’utilisation du logiciel Quartus Prime d’Intel. Lors du deuxième laboratoire (séances 2 et 3), il y aura formation sur l'utilisation du logiciel Modelsim de Mentors.

Double seuil: La règle du double seuil s'applique pour les évaluations individuelles, i.e., mini-quiz, laboratoire 1, examen intra, et examen final. Une note minimale de 50% pour l'ensemble de ces évaluations individuelles est requise pour réussir ce cours.

À moins d’avis contraire, toute remise en retard d’un travail sera pénalisée de 10% par jour, jusqu’à concurrence de 5 jours. Au-delà de 5 jours, tout travail sera refusé.

Afin de faire valider une absence à une évaluation en vue d’obtenir un examen de compensation, l’étudiante ou l’étudiant doit utiliser le formulaire prévu à cet effet dans son portail MonÉTS pour un examen final qui se déroule durant la période des examens finaux ou pour tout autre élément d’évaluation surveillé de 15% et plus durant la session. Si l’absence concerne un élément d’évaluation de moins de 15% durant la session, l’étudiant ou l’étudiante doit soumettre une demande par écrit à son enseignante ou enseignant.

Toute demande de validation d’absence doit se faire dans les cinq (5) jours ouvrables suivant la tenue de l’évaluation, sauf dans les cas d’une absence pour participation à une activité prévue aux règlements des études où la demande doit être soumise dans les cinq (5) jours ouvrables avant le jour de départ de l’ÉTS pour se rendre à l’activité.

Toute absence non justifiée par un motif majeur (voir articles 7.2.6.1 du RÉPC et 6.5.2 du RÉCS) entraînera l’attribution de la note zéro (0).

NDJOUNTCHE, Tertulien, Electronique numérique 1, 2, et 3, Éditions ISTE, 2016.

WAKERLY, John F., Digital Design, Principles and Practices, 4^th Ed., Prentice Hall, 2006.

WAKERLY, John F., Digital Design, Principles and Practices, 5^th Ed., Prentice Hall, 2018.

LOYD, Thomas L., Digital Fundamentals, 9^nd Ed., Éditions R. Goulet, 2006.

KATZ, Randy H., BORRIELLO, Gaetano, Contemporary Logic Design, 2^nd Ed, Prentice Hall, 2005.

KATZ, Randy H., Contemporary Logic Design, Prentice Hall, 1994.

http://ena.etsmtl.ca/