Logo ÉTS
Session
Cours
Responsable(s) François Blanchard, Pascal Giard

Se connecter
 

Sauvegarde réussie
Echec de sauvegarde
Avertissement





Cours

Date

Contenu traité dans le cours

Heures

 

Mise à jour des connaissances

  • Plan de cours
  • Niveaux logiques et portes logiques
  • Circuits combinatoires à deux niveaux
  • Synthèse manuelle: simplification par algèbre de Boole et par diagrammes de Karnaugh
  • Élimination d’aléas statiques dans la logique combinatoire
  • Logique programmable (CPLD et FPGA)
  • Mémoires : RAM (SRAM, DRAM, VRAM) et ROM
  • Introduction au VHDL

12 heures

 

Systèmes de nombre

  • Systèmes de nombre à position (point fixe)
  • Addition et soustraction pour les différentes représentations
  • Représentations des nombres négatifs (signe et magnitude, biaisée, complément à un et complément à deux)

1 heure

 

Logique combinatoire et arithmétique : conception et analyse

  • Addition multibit
  • Introduction à la conception au niveau RTL
  • Implémentation en VHDL

5 heures

 

Logique séquentielle : conception et analyse

  • Chronogrammes et contraintes temporelles
  • Latches et Bascules D
  • Compteurs
  • Conception et anaylse de machines à états finis (MÉF) synchrones de Mealy et de Moore
  • Conception de logique séquentielle au niveau RTL
  • MÉF en VHDL

14 heures

 

Logique séquentielle asynchrone : conception et analyse  (4 heures)

  • Analyse de circuits avec boucles de rétroaction
  • Analyse de l’effet de course
  • Conception de circuits asynchrones sans effet de course critique
  • Analyse de l’impact d’aléas statiques dans un système de logique séquentielle

4 heures

 

Examen de mi-session

3 heures

 

Total

39

 

 

Laboratoires et travaux pratiques

 

Description

Heures

Laboratoire 1

Introduction au logiciel Quartus Prime d'Intel (une (1) séance de quatre (4) heures)

4 heures

Laboratoire 2

Logique combinatoire (deux (2) séances de quatre (4) heures)

8 heures

Laboratoire 3

Le VHDL et le design au niveau RTL: les casses-têtes RTL (une (1) séance de quatre (4) heures)

4 heures

Laboratoire 4

Logique séquentielle (deux (2) séances de quatre (4) heures)

8 heures

 

Total

24 heures

 

Travaux pratiques

Une (1) séance pour chaque groupe d’une durée de deux (2) heures environ aux (2) semaines.

 

Remarque importante

Le calendrier détaillé des séances de laboratoire et de travaux pratiques sera disponible sur le site du cours (Moodle).


Utilisation d'outils d'ingénierie

Au premier laboratoire, il y aura formation sur l’utilisation du logiciel Quartus Prime d’Intel. Lors du deuxième laboratoire (séances 2 et 3), il y aura formation sur l'utilisation du logiciel Modelsim de Mentors.