Concevoir et réaliser des circuits logiques combinatoires ou séquentiels numériques simples. Appliquer les concepts de la logique combinatoire en utilisant les notions de variables et d’opérations logiques. Représenter la logique combinatoire par des tables de vérité, l’algèbre de Boole et les tables de Karnaugh. Concevoir des circuits simples (additionneurs, multiplexeur, décodeurs, etc.). Appliquer les concepts de la logique séquentielle à l’aide de bascules élémentaires (RS, JK, D, T, etc.). Réaliser des circuits séquentiels classiques tels que les compteurs, les registres à décalage, les circuits de mémoires (PAL, EEPROM, etc.) et monostables.

Trois (3) heures de cours magistral par semaine pour apprendre le fonctionnement de la logique combinatoire par des tables de vérité, l’algèbre de Boole et les tables de Karnaugh. De nombreux exemples pratiques et concrets seront présentés en classe pour permettre aux étudiantes et étudiants de concevoir et réaliser des circuits logiques combinatoires ou séquentiels numériques simples.

Quatre (4) heures de travaux pratiques aux deux semaines serviront à la manipulation des composants de systèmes numériques dans le but d’expliquer le fonctionnement de ces systèmes.

S.O.

(note1) : L'horaire des laboratoires sera fourni en début de semestre et les dates seront indiquées dans un calendrier dédié à chaque groupe.

Modalités des examens :

• Durée : 3 heures
• Documentation : toute documentation papier permise et calculatrice autorisée.
• L'examen intra couvre la matière des séances de cours 1 à 7 inclusivement.
• L'examen final porte sur l'ensemble de la matière présentée durant les 13 séances de cours.

Modalités des laboratoires :

• Travail individuel.
• Vous disposez de 4 heures aux deux semaines pour compléter les manipulations.
• Présence obligatoire pour obtenir une note.

Une pénalité de 20 % par jour de retard sera appliquée à tous les travaux qui ne seront pas remis à temps.

Afin de faire valider une absence à une évaluation en vue d’obtenir un examen de compensation, l’étudiante ou l’étudiant doit utiliser le formulaire prévu à cet effet dans son portail MonÉTS pour un examen final qui se déroule durant la période des examens finaux ou pour tout autre élément d’évaluation surveillé de 15% et plus durant la session. Si l’absence concerne un élément d’évaluation de moins de 15% durant la session, l’étudiant ou l’étudiante doit soumettre une demande par écrit à son enseignante ou enseignant.

Toute demande de validation d’absence doit se faire dans les cinq (5) jours ouvrables suivant la tenue de l’évaluation, sauf dans les cas d’une absence pour participation à une activité prévue aux règlements des études où la demande doit être soumise dans les cinq (5) jours ouvrables avant le jour de départ de l’ÉTS pour se rendre à l’activité.

Toute absence non justifiée par un motif majeur (voir articles 7.2.6.1 du RÉPC et 6.5.2 du RÉCS) entraînera l’attribution de la note zéro (0).

Aucune.

Autres références

FLOYD, Thomas, L, Systèmes numériques, 11^e édition, Les Éditions Reynald Goulet inc., Québec, 2018, ISBN10 : 2-89377-571-5, ISBN13 : 978-2-89377-571-5. 

TOCCI, Ronald J., Circuits numériques, 2^e édition, Les Éditions Reynald Goulet inc., Québec, 1992, ISBN10 : 2-89377-061-4

S.O.

ATTENTION : veuillez noter que tout matériel prêté au magasin qui ne sera pas retourné à la fin de la session vous sera facturé.