Version PDF

École de technologie supérieure

Responsable(s) de cours :

Pascal Giard

PLAN DE COURS

Été 2026
ELE140 : Conception des systèmes numériques (4 crédits)

Préalables
Aucun préalable requis.

Description du cours
Ce cours vise à réaliser des systèmes numériques modernes.

Au terme de ce cours, la personne étudiante sera en mesure de :

analyser des circuits combinatoires et séquentiels asynchrones et synchrones;
concevoir des circuits combinatoires et séquentiels asynchrones et synchrones;
utiliser les outils modernes de conception de circuits numériques;
simuler des circuits numériques;
illustrer des circuits;
utiliser un circuit logique programmable (FPGA) pour la réalisation de circuits numériques.

Éléments de contenu : niveaux logiques. Portes logiques. Circuits combinatoires. Algèbre de Boole. Simplification algébrique. Synthèse manuelle (table Karnaugh). Valeurs sans importance. Impact des délais et aléas statiques. Logique CMOS. Logique programmable (FPGA). Mémoires. Représentations de nombre. Arithmétique de base. Schémas RTL. Langage de description de matériel (VHDL). Chronogrammes. Circuits séquentiels. Verrous et bascules D. Machines à états finis. Diagrammes d'états. Contraintes et marges temporelles. Compteurs. Effets de course.

Stratégies pédagogiques

Un (1) cours magistral par semaine. De nombreux exemples seront donnés pour permettre aux étudiant(e)s de bien assimiler la théorie et les techniques présentées en cours.
Six (6) séances de quatre (4) heures de travaux de laboratoire permettront à l'étudiant(e) d'appliquer la méthodologie de conception présentée en cours et d'utiliser les connaissances acquises ainsi que les outils disponibles.
Six (6) séances de deux (2) heures de travaux pratiques pour solutionner des problèmes.
La lecture des passages suggérés du manuel de référence et la réalisation des exercices, également suggérés, sont fortement recommandé pour compléter et pour assimiler la matière de ce cours.

Informations concernant l’agrément du BCAPG
Ce cours compte 64,8 unités d'agrément réparties comme suit :

Catégories de UA	Nombre	Proportion	Matière(s) traitée(s)
Mathématiques	9 UA	13,89 %
Science du génie	34,2 UA	52,78 %
Conception Ingénierie	21,6 UA	33,33 %

Les objectifs de ce cours sont liés aux indicateurs de qualités requises des diplômés de la manière suivante :

Objectif spécifique	Qualité	Indicateur	Niveau d'enseignement
illustrer des circuits;	.
analyser des circuits combinatoires et séquentiels asynchrones et synchrones;	Q2 . Analyse de problèmes	i2 . Choisir un modèle ou une méthode pour solutionner	Introduit
analyser des circuits combinatoires et séquentiels asynchrones et synchrones;	Q2 . Analyse de problèmes	i3 . Appliquer modèle ou méthode	Introduit
analyser des circuits combinatoires et séquentiels asynchrones et synchrones;	Q2 . Analyse de problèmes	i4 . Interpréter les résultats	Introduit
concevoir des circuits combinatoires et séquentiels asynchrones et synchrones;	Q4 . Conception	i2 . Développer des concepts	Introduit
concevoir des circuits combinatoires et séquentiels asynchrones et synchrones;	Q4 . Conception	i4 . Intégrer les concepts	Introduit
utiliser les outils modernes de conception de circuits numériques.	Q5 . Outils d'ingénierie	i2 . Appliquer	Introduit
simuler des circuits numériques;	Q5 . Outils d'ingénierie	i2 . Appliquer	Introduit
utiliser un circuit logique programmable (FPGA) pour la réalisation de circuits numériques.	Q5 . Outils d'ingénierie	i2 . Appliquer	Introduit

Utilisation d’appareils électroniques

Ordinateur.

Horaire

Groupe	Jour	Heure	Activité
01	Lundi	10:30 - 12:30	Travaux pratiques aux 2 semaines
	Mercredi	08:30 - 12:00	Activité de cours
	Jeudi	13:30 - 17:30	Laboratoire aux 2 semaines

Coordonnées du personnel enseignant le cours

Groupe	Nom	Activité	Courriel	Local	Disponibilité

	Pascal Giard		pascal.giard@etsmtl.ca	A-2575
	Charles Pillet		cc-charles.pillet@etsmtl.ca
	Charles Pillet		cc-charles.pillet@etsmtl.ca	B-2566

Cours

Contenu traité dans le cours	Heures
Mise à jour des connaissances Plan de cours Niveaux logiques et portes logiques Circuits combinatoires à deux niveaux Synthèse manuelle: simplification par algèbre de Boole et par tables de Karnaugh Élimination d’aléas statiques dans la logique combinatoire Logique programmable (FPGA) Mémoires : RAM (SRAM, DRAM, VRAM) et ROM Introduction au VHDL	12 heures
Systèmes de nombre Systèmes de nombre à position (point fixe) Addition et soustraction pour les différentes représentations Représentations des nombres négatifs (signe et magnitude, biaisée, complément à un et complément à deux)	1 heure
Logique combinatoire et arithmétique : conception et analyse Addition multibit Introduction à la conception au niveau RTL Implémentation en VHDL	5 heures
Logique séquentielle : conception et analyse Chronogrammes et contraintes temporelles Verrous et Bascules D Conception et analyse de machines à états finis (MÉF) synchrones de Mealy et de Moore Conception de logique séquentielle au niveau RTL MÉF en VHDL	14 heures
Logique séquentielle asynchrone : conception et analyse (4 heures) Analyse de circuits avec boucles de rétroaction Analyse de l’effet de course Conception de circuits asynchrones sans effet de course critique	4 heures
Examen de mi-session	3 heures
Total	39

Laboratoires et travaux pratiques

	Description	Heures
Laboratoire 1	Introduction au logiciel Quartus Prime d'Intel (une (1) séance de quatre (4) heures)	4 heures
Laboratoire 2	Logique combinatoire (deux (2) séances de quatre (4) heures)	8 heures
Laboratoire 3	Le VHDL et le design au niveau RTL: les casses-têtes RTL (une (1) séance de quatre (4) heures)	4 heures
Laboratoire 4	Logique séquentielle (deux (2) séances de quatre (4) heures)	8 heures
	Total	24 heures

Travaux pratiques

Une (1) séance pour chaque groupe d’une durée de deux (2) heures environ aux (2) semaines.

Remarque importante

Le calendrier détaillé des séances de laboratoire et de travaux pratiques sera disponible sur le site du cours (Moodle).

Utilisation d'outils d'ingénierie

Au premier laboratoire, il y aura formation sur l’utilisation du logiciel Quartus Prime d’Intel. Lors du deuxième laboratoire (séances 2 et 3), il y aura formation sur l'utilisation du logiciel Modelsim de Mentors.

Évaluation

Informations additionnelles :

Description	Pondération	Date de remise
Mini-quiz	5 %	typiquement entre le cours 3 et le cours 4
Examen mi-session	25 %	voici ci-après
Examen final	30 %	à déterminer
Laboratoires	30 %	variable
Devoirs	10 %	variable

Double seuil: La règle du double seuil s'applique pour les évaluations individuelles, i.e., mini-quiz, laboratoire 1, examen intra, et examen final. Une note minimale de 50% pour l'ensemble de ces évaluations individuelles est requise pour réussir ce cours.

Seuil de passage pour les éléments à caractère individuel

Note minimale : 50

Dates des examens intra

Groupe(s)	Date
1	17 juin 2026

Politique de retard des travaux
Conformément au Règlement des études de premier cycle (article 7.5.6) et au Règlement des études de cycles supérieurs (article 6.5.6), tout travail (devoir pratique, rapport de laboratoire, rapport de projet, etc.) remis en retard sans motif valable, c’est-à-dire autre que ceux mentionnés à l’article 7.5.5.1 dans le Règlement des études de premier cycle et l’article 6.5.2 dans le Règlement des études de cycles supérieurs, se verra attribuer la note zéro, à moins que d’autres dispositions soient communiquées par écrit par la personne enseignante dans les consignes de chaque travail à remettre ou dans le plan de cours pour l’ensemble des travaux.

Dispositions additionnelles

À moins d’avis contraire, toute remise en retard d’un travail sera pénalisée de 10% par jour, jusqu’à concurrence de 5 jours. Au-delà de 5 jours, tout travail sera refusé.

Absence à une évaluation

Afin de faire valider une absence à une évaluation en vue d’obtenir un examen de compensation, l’étudiante ou l’étudiant doit utiliser le formulaire prévu à cet effet dans son portail MonÉTS pour un examen final qui se déroule durant la période des examens finaux ou pour tout autre élément d’évaluation surveillé de 15% et plus durant la session. Si l’absence concerne un élément d’évaluation de moins de 15% durant la session, l’étudiant ou l’étudiante doit soumettre une demande par écrit à son enseignante ou enseignant.

Toute demande de validation d’absence doit se faire dans les cinq (5) jours ouvrables suivant la tenue de l’évaluation, sauf dans les cas d’une absence pour participation à une activité prévue aux règlements des études où la demande doit être soumise dans les cinq (5) jours ouvrables avant le jour de départ de l’ÉTS pour se rendre à l’activité.

Toute absence non justifiée par un motif majeur (voir articles 7.2.6.1 du RÉPC et 6.5.2 du RÉCS) entraînera l’attribution de la note zéro (0).

Infractions de nature académique
Les clauses du « Règlement sur les infractions de nature académique de l’ÉTS » s’appliquent dans ce cours ainsi que dans tous les cours du département. Les étudiantes et les étudiants doivent consulter le Règlement sur les infractions de nature académique (www.etsmtl.ca/a-propos/gouvernance/secretariat-general/cadre-reglementaire/reglement-sur-les-infractions-de-nature-academique) pour identifier les actes considérés comme étant des infractions de nature académique ainsi que prendre connaissance des sanctions prévues à cet effet. À l’ÉTS, le respect de la propriété intellectuelle est une valeur essentielle et tous les membres de la communauté étudiante sont invités à consulter la page Citer, pas plagier ! (www.etsmtl.ca/Etudiants-actuels/Baccalaureat/Citer-pas-plagier).

Systèmes d’intelligence artificielle générative (SIAG)
L’utilisation des systèmes d’intelligence artificielle générative (SIAG) dans les activités d’évaluation constitue une infraction de nature académique au sens du Règlement sur les infractions de nature académique, sauf si elle est explicitement autorisée par la personne enseignante du cours ou la personne coordonnatrice dans le cas des stages.

Documentation obligatoire

NDJOUNTCHE, Tertulien, Electronique numérique 1, 2, et 3, Éditions ISTE, 2016.

Ouvrages de références

WAKERLY, John F., Digital Design, Principles and Practices, 4^th Ed., Prentice Hall, 2006.

WAKERLY, John F., Digital Design, Principles and Practices, 5^th Ed., Prentice Hall, 2018.

LOYD, Thomas L., Digital Fundamentals, 9^nd Ed., Éditions R. Goulet, 2006.

KATZ, Randy H., BORRIELLO, Gaetano, Contemporary Logic Design, 2^nd Ed, Prentice Hall, 2005.

KATZ, Randy H., Contemporary Logic Design, Prentice Hall, 1994.

Adresse internet du site de cours et autres liens utiles

http://ena.etsmtl.ca/